NETC_TrainingDay1.part05.rar

6月份我有幸參加了Altium公司資深工程師講授的免費(fèi)培訓(xùn)課程，時(shí)間雖然不長(zhǎng)，但是收獲不小，尤其對(duì)其軟件新增加的功能贊嘆不已，總之絕對(duì)有你意想不到的發(fā)現(xiàn)。下面是培訓(xùn)大綱及第一天和第二天培訓(xùn)的ppt內(nèi)容及附件，其中每個(gè)ppt都超過了100頁，而且做的非常精致美觀，全部都是由軟件的畫面配以適當(dāng)?shù)奈淖謽?gòu)成并且涵蓋了一些軟件最新的主要功能：

Altium Designer培訓(xùn)大綱

Altium Designer是業(yè)界第一款也是唯一一種完整的一體化電子產(chǎn)品設(shè)計(jì)解決方案。Altium Designer整合了電子產(chǎn)品板級(jí)設(shè)計(jì)、基于可編程序數(shù)字邏輯電路設(shè)計(jì)和嵌入式智能設(shè)計(jì)功能，從而允許工程師能將系統(tǒng)設(shè)計(jì)中的FPGA、嵌入式軟件與PCB設(shè)計(jì)集成在一起。

Altium Designer平臺(tái)是作為單獨(dú)的應(yīng)用程序創(chuàng)建的，它提供了一種以項(xiàng)目為中心的設(shè)計(jì)方法，從而使得設(shè)計(jì)者能夠完全自如地完成整個(gè)設(shè)計(jì)流程。這種方法使用戶能夠驗(yàn)證和同步設(shè)計(jì)中的所有文件，從而確保了整個(gè)項(xiàng)目的完整性。

Altium的DXP技術(shù)集成平臺(tái)允許所有功能模塊共同無縫工作，從而使得工程師在設(shè)計(jì)過程的任何階段都能感受到LiveDesign的好處——從前端輸入、板級(jí)設(shè)計(jì)、計(jì)算機(jī)輔助制造、FPGA硬件設(shè)計(jì)一直到在可編程邏輯器件平臺(tái)上進(jìn)行系統(tǒng)開發(fā)。

Altium Designer與傳統(tǒng)電子設(shè)計(jì)工具的差異：

傳統(tǒng)電子產(chǎn)品設(shè)計(jì)工具更多的關(guān)注印刷電路板（PCB）的原理圖設(shè)計(jì)和PCB版圖設(shè)計(jì)，Altium Designer
不僅僅具備了傳統(tǒng)的電子產(chǎn)品設(shè)計(jì)工具（諸如，印刷電路板（PCB）的原理圖設(shè)計(jì)和PCB版圖設(shè)計(jì)），還包含了基于大規(guī)模可編程序數(shù)字邏輯器件（FPGA/CPLD）的電路設(shè)計(jì)和面向FPGA的嵌入式智能設(shè)計(jì)。利用Altium Designer可以輕松實(shí)現(xiàn)嵌入式軟件 — FPGA — 板級(jí)原理圖 — 板級(jí)PCB之間的協(xié)同設(shè)計(jì)，從而加速電子產(chǎn)品的設(shè)計(jì)和面市周期。

培訓(xùn)大綱:（兩天）

第一天培訓(xùn)主題：

1、
Altium技術(shù)服務(wù)體系介紹（9：30 – 9：45）

2、
創(chuàng)新系統(tǒng)設(shè)計(jì)及驗(yàn)證平臺(tái)（9：45 – 11：00）

3、
基礎(chǔ)內(nèi)容
（11：00 – 12：00am）

總體介紹Altium Designer的設(shè)計(jì)環(huán)境/設(shè)計(jì)菜單/快捷鍵

4、
元器件、模型、庫 (1:30 – 2:30am)

原理圖符號(hào)庫和PCB封裝庫的創(chuàng)建，以及為一個(gè)元器件添加模型和參數(shù)信息

5、
原理圖設(shè)計(jì)部分
(2：30 – 4：00am)

原理圖設(shè)計(jì)介紹/元器件及庫的使用/繪制原理圖/多表單設(shè)計(jì)/編譯和校驗(yàn)設(shè)計(jì)等等

6、
技術(shù)問答時(shí)間（4：00 – 4：30）

第二天培訓(xùn)主題：

1、
PCB設(shè)計(jì)部分
(9:30 – 10:30am)

PCB設(shè)計(jì)介紹/新建一個(gè)PCB項(xiàng)目/ PCB層設(shè)定管理/PCB規(guī)則設(shè)置和規(guī)則校驗(yàn)等等

2、
PCB與原理圖協(xié)同設(shè)計(jì) (10:30 – 10:45am)

設(shè)計(jì)同步/解決設(shè)計(jì)同步問題/導(dǎo)入設(shè)計(jì)網(wǎng)表

3、
PCB布局、布線
(10:45 – 12:00)

PCB設(shè)計(jì)對(duì)象/PCB布局與布線

4、
（1：30 – 4：00）

FPGA簡(jiǎn)單8位嵌入式控制電路設(shè)計(jì)/FPGA到PCB設(shè)計(jì)

5、
技術(shù)問答時(shí)間（4：00 – 4：30）


由于本論壇的對(duì)上載的附件個(gè)數(shù)及大小有限制，而原文件有22.8M的大小，壓縮打包之后有18個(gè)文件，16.8M大小預(yù)計(jì)需要3天上傳完畢。




下面是今天上載的的7個(gè)附件：














未完待續(xù)


注：第一天培訓(xùn)ppt有11個(gè)文件這是前7個(gè)


因?yàn)檎搲陷d附件的限制，所以附件上載間隔時(shí)間較長(zhǎng)，分布有些分散，下面是各個(gè)附件分布于各樓層的情況索引：

第一天培訓(xùn)ppt附件：
1～7 1樓
8～10 6樓
11 7樓
第二天培訓(xùn)ppt附件
1～6 8樓
7 22樓

有關(guān)解壓CRC校驗(yàn)錯(cuò)誤及費(fèi)錢話題的答復(fù) 14～15樓